ПЦУСБ/Практическая работа 2 - История изменений

ANA: /* Задание 6. Преобразователь число из двоично-десятичного кода в двоичный 8-ми разрядный код */

2013-11-03T19:14:59Z

‎Задание 6. Преобразователь число из двоично-десятичного кода в двоичный 8-ми разрядный код

ANA: /* Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядное число */

2013-11-03T17:04:11Z

‎Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядное число

ANA: /* Общие требования к выполнению */

2013-10-24T18:45:25Z

‎Общие требования к выполнению

ANA: /* Задания для практической работы №2 */

2013-10-09T05:59:56Z

‎Задания для практической работы №2

ANA: /* Задания для практической работы №2 */

2013-10-08T11:06:34Z

‎Задания для практической работы №2

ANA: /* Общие требования к выполнению */

2013-10-04T03:46:16Z

‎Общие требования к выполнению

ANA: /* Задания для практической работы №2 */

2013-10-03T19:21:24Z

‎Задания для практической работы №2

ANA: /* Общие требования к выполнению */

2013-10-03T19:18:53Z

‎Общие требования к выполнению

ANA: /* Задание 12. Блок осуществления сдвигов */

2013-10-03T19:00:04Z

‎Задание 12. Блок осуществления сдвигов

ANA в 15:04, 3 октября 2013

2013-10-03T15:04:17Z

@@ Строка 71: / Строка 71: @@
 * для описания поведения удобно воспользоваться типом unsigned из библиотеки numeric_std. Ознакомиться с функциями пакета можно [http://www.bsuir.by/vhdl/posts/paket-numeric_std-yazyka-vhdl/ тут].
-==== Задание 6. Преобразователь число из двоично-десятичного кода в двоичный 8-ми разрядный код ====
+==== Задание 6. Преобразователь числа из двоично-десятичного кода в двоичный 8-ми разрядный код ====
 * Входные числа от 0 до 255 (представленные в двоично-десятичном коде)
 ==== Задание 7. Шифратор двоичного кода (8-ми разрядного числа) в код семисегментного индикатора (2х позиционного) с отображением в шестнадцатеричном виде ====
 ==== Задание 8. Приоритетный полный шифратор 16 в 4 ====

@@ Строка 68: / Строка 68: @@
 ==== Задание 3. Преобразователь из двоичного кода в код Грея 8-ми разрядного числа ====
 ==== Задание 4. Преобразователь из кода Грея в двоичный код 8-ми разрядного числа ====
-==== Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядное число ====
+==== Задание 5. Преобразователь 8-ми разрядного числа из двоичного кода в двоично-десятичный код  ====
 * для описания поведения удобно воспользоваться типом unsigned из библиотеки numeric_std. Ознакомиться с функциями пакета можно [http://www.bsuir.by/vhdl/posts/paket-numeric_std-yazyka-vhdl/ тут].
 ==== Задание 6. Преобразователь число из двоично-десятичного кода в двоичный 8-ми разрядный код ====
 * Входные числа от 0 до 255 (представленные в двоично-десятичном коде)

@@ Строка 40: / Строка 40: @@
 ** В интерфейсе блока (entity) допускается использовать типы std_logic и std_logic_vector
 ** внутри блока допускается использование типов std_logic, std_logic_vector, natural, unsigned, signed.
-* Нарисовать принципиальную схему на уровне базовых библиотечных элементов (комбинационный блок, реализующие заданную таблицу истинности; де-/шифраторы; де-/мультиплексоры; двоичный одноразрядный сумматор и др.)
+* Нарисовать принципиальную схему на уровне базовых цифровых элементов (комбинационный блок, реализующие заданную таблицу истинности; де-/шифраторы; де-/мультиплексоры; двоичный одноразрядный сумматор и др.)
 * Разработать VHDL модель устройства и составить тестбенч для проверки модели с помощью моделирования
 * Подготовить отчет, включающий описание входов/выходов, таблицу истинности, принципиальную схему, VHDL модель, тесбенч и временные диаграммы.

← Предыдущая		Версия 05:59, 9 октября 2013
Строка 30:		Строка 30:


−	{{Info\|Для гр. 013201 остались варианты 1~~, 5~~, 7, 11, 15 и один 8}}	+	{{Info\|Для гр. 013201 остались варианты 1, 7, 11, 15 и один 8}}

	{{Info\|Для гр. 013202 остались варианты 8-11, 15}}		{{Info\|Для гр. 013202 остались варианты 8-11, 15}}

← Предыдущая		Версия 11:06, 8 октября 2013
Строка 29:		Строка 29:
	\|}		\|}

		+
		+	{{Info\|Для гр. 013201 остались варианты 1, 5, 7, 11, 15 и один 8}}

	{{Info\|Для гр. 013202 остались варианты 8-11, 15}}		{{Info\|Для гр. 013202 остались варианты 8-11, 15}}

@@ Строка 35: / Строка 35: @@
 ==Общие требования к выполнению ==
-* Сформулировать задачу: определить имена и разрядность входов и выходов, записать таблицу истинности (можно в сокращенной записи)
+* Сформулировать задачу: определить имена и разрядность входов и выходов, записать таблицу истинности (можно в сокращенной записи) или в виде системы функций
 ** В интерфейсе блока (entity) допускается использовать типы std_logic и std_logic_vector
 ** внутри блока допускается использование типов std_logic, std_logic_vector, natural, unsigned, signed.

@@ Строка 22: / Строка 22: @@
 | до 4.10.2013
 | Выбрать вариант задания. Можно по почте. Но следует учитывать, что не более 3 человек на одно задание. <br />
-  {{ЖЛампа|16px}} Можно предложить свой вариант задания.
+  {{ЖЛампа|16px}} Можно предложить свой вариант задания реализации комбинационной схемы.
 |-
 | до 23.10.2013
@@ Строка 28: / Строка 28: @@
 | Сдать работу (не позже следующего ПЗ)
 |}
 </blockquote>

@@ Строка 33: / Строка 33: @@
 * Сформулировать задачу: определить имена и разрядность входов и выходов, записать таблицу истинности (можно в сокращенной записи)
 * Нарисовать принципиальную схему на уровне базовых библиотечных элементов (комбинационный блок, реализующие заданную таблицу истинности; де-/шифраторы; де-/мультиплексоры; двоичный одноразрядный сумматор и др.)
 * Разработать VHDL модель устройства и составить тестбенч для проверки модели с помощью моделирования
 * Подготовить отчет, включающий описание входов/выходов, таблицу истинности, принципиальную схему, VHDL модель, тесбенч и временные диаграммы.
-Как выполнять задания можно найти в {{книга
+Как выполнять задания можно найти в книге {{книга
 | автор = Д. Уэйкерли
 | название = Пректирование цифровых устройств. В 2-х томах
@@ Строка 56: / Строка 58: @@
 ** число (сумма) единиц в векторе
 ** четность числа (суммы) единиц
 ==== Задание 2. Преобразование двоичного 8-ми разрядного числа (от 0 до 128) в дополнительный код (8 бит) ====
 ==== Задание 3. Преобразователь из двоичного кода в код Грея 8-ми разрядного числа ====
 ==== Задание 4. Преобразователь из кода Грея в двоичный код 8-ми разрядного числа ====
-==== Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядного числа ====
+==== Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядное число ====
-==== Задание 6. Преобразователь из двоично-десятичный кода в двоичный код 8-ми разрядного числа ====
+* для описания поведения удобно воспользоваться типом unsigned из библиотеки numeric_std. Ознакомиться с функциями пакета можно [http://www.bsuir.by/vhdl/posts/paket-numeric_std-yazyka-vhdl/ тут].
 ==== Задание 7. Шифратор двоичного кода (8-ми разрядного числа) в код семисегментного индикатора (2х позиционного) с отображением в шестнадцатеричном виде ====
 ==== Задание 8. Приоритетный полный шифратор 16 в 4 ====
@@ Строка 67: / Строка 73: @@
 * выходы:
 ** двоичный код 4 бита
-==== Задание 8A. Приоритетный полный шифратор 16 в 4 ====
+==== Задание 8A. Приоритетный полный шифратор 16 в 4 (в код Грея) ====
 * приоритет от старших к младшим разрядам (кодам)
 * входы: 16 бит
 * выходы:
 ** код Грея: 4 бита
 ==== Задание 9. Двойной приоритетный шифратор 16 в 4 ====
-* входы : 16 бит
+* входы: 16 бит
 ==== Задание 10. Шифратор двоичного кода (8-ми разрядного числа) в код семисегментного индикатора (3х позиционного) с отображением в десятичном виде ====
 ==== Задание 11. Преобразование (шифратор) двоичного числа в формат с плавающей точкой ====

@@ Строка 86: / Строка 86: @@
 ** остаток 8 бит
-==== Задание 12. Блок осуществления сдвигов ====
+==== Задание 12. Блок выполнения сдвигов ====
-* Входной вектор: 16 бит
+* Входы:
-* Входной перенос: 1 бит
+** Входной вектор: 16 бит
-* Выходы:
+** Входной перенос: 1 бит - используется при логическом сдвиге (задвигается в вектор)
-** управление видом операции (арифметический, логический, циклический сдвиг и 2 направления сдвига)
+** входы управление видом операции (арифметический, логический, циклический сдвиг и 2 направления сдвига) - всего 6 операций
-** величина сдвига (задание от 0 до 15 бит)
+** входы, задающие величину сдвига (задание от 0 до 15 бит)
 ==== Задание 13. Компаратор ====

← Предыдущая		Версия 15:04, 3 октября 2013
Строка 9:		Строка 9:
	С 25.09 по 08.10 все студенты групп 013201-013202 должны пройти тест. Чтобы Ваш тест был зачтен, необходимо в поле «Для прохождения теста, введите ФИО и № группы:» вписать имя и номер группы. Например, «Иванов И. (013201)»		С 25.09 по 08.10 все студенты групп 013201-013202 должны пройти тест. Чтобы Ваш тест был зачтен, необходимо в поле «Для прохождения теста, введите ФИО и № группы:» вписать имя и номер группы. Например, «Иванов И. (013201)»
	</blockquote>		</blockquote>
		+
		+
		+	== Задания для практической работы №2 ==
		+
		+	<blockquote>{{Кр\|'''Сроки выполнения работы:'''}}
		+	{\| class=standard align=center width=90% style="border:1px solid #000; border-collapse: collapse"
		+	! гр. 013201
		+	! гр. 013202
		+	! Примечание
		+	\|-
		+	\| до 9.10.2013
		+	\| до 4.10.2013
		+	\| Выбрать вариант задания. Можно по почте. Но следует учитывать, что не более 3 человек на одно задание. <br />
		+	{{ЖЛампа\|16px}} Можно предложить свой вариант задания.
		+	\|-
		+	\| до 23.10.2013
		+	\| до 18.10.2013
		+	\| Сдать работу (не позже следующего ПЗ)
		+	\|}
		+	</blockquote>
		+
		+	==Общие требования к выполнению ==
		+
		+	* Сформулировать задачу: определить имена и разрядность входов и выходов, записать таблицу истинности (можно в сокращенной записи)
		+	* Нарисовать принципиальную схему на уровне базовых библиотечных элементов (комбинационный блок, реализующие заданную таблицу истинности; де-/шифраторы; де-/мультиплексоры; двоичный одноразрядный сумматор и др.)
		+	* Разработать VHDL модель устройства и составить тестбенч для проверки модели с помощью моделирования
		+	* Подготовить отчет, включающий описание входов/выходов, таблицу истинности, принципиальную схему, VHDL модель, тесбенч и временные диаграммы.
		+
		+	Как выполнять задания можно найти в {{книга
		+	\| автор = Д. Уэйкерли
		+	\| название = Пректирование цифровых устройств. В 2-х томах
		+	\| ссылка =
		+	\| город = М.
		+	\| издательство =
		+	\| страниц = 544
		+	\| том = 1-2
		+	\| isbn =
		+	\| год = 2002
		+	}}
		+
		+	=== Задания ===
		+
		+	==== Задание 1. Счетчик числа единиц и определение четности ====
		+	* разрядность входного вектора 8 бит
		+	* выходы
		+	** число (сумма) единиц в векторе
		+	** четность числа (суммы) единиц
		+	==== Задание 2. Преобразование двоичного 8-ми разрядного числа (от 0 до 128) в дополнительный код (8 бит) ====
		+	==== Задание 3. Преобразователь из двоичного кода в код Грея 8-ми разрядного числа ====
		+	==== Задание 4. Преобразователь из кода Грея в двоичный код 8-ми разрядного числа ====
		+	==== Задание 5. Преобразователь из двоичного кода в двоично-десятичный код 8-ми разрядного числа ====
		+	==== Задание 6. Преобразователь из двоично-десятичный кода в двоичный код 8-ми разрядного числа ====
		+	==== Задание 7. Шифратор двоичного кода (8-ми разрядного числа) в код семисегментного индикатора (2х позиционного) с отображением в шестнадцатеричном виде ====
		+	==== Задание 8. Приоритетный полный шифратор 16 в 4 ====
		+	* приоритет от старших к младшим разрядам (кодам)
		+	* входы: 16 бит
		+	* выходы:
		+	** двоичный код 4 бита
		+
		+	==== Задание 8A. Приоритетный полный шифратор 16 в 4 ====
		+	* приоритет от старших к младшим разрядам (кодам)
		+	* входы: 16 бит
		+	* выходы:
		+	** код Грея: 4 бита
		+
		+	==== Задание 9. Двойной приоритетный шифратор 16 в 4 ====
		+	* входы : 16 бит
		+
		+	==== Задание 10. Шифратор двоичного кода (8-ми разрядного числа) в код семисегментного индикатора (3х позиционного) с отображением в десятичном виде ====
		+
		+	==== Задание 11. Преобразование (шифратор) двоичного числа в формат с плавающей точкой ====
		+	* входное число 16 бит
		+	* выходное число в формате M*2<sup>E</sup>
		+	** мантиса (M) 8 бит
		+	** степень (E) 3 бита
		+	** остаток 8 бит
		+
		+	==== Задание 12. Блок осуществления сдвигов ====
		+
		+	* Входной вектор: 16 бит
		+	* Входной перенос: 1 бит
		+	* Выходы:
		+	** управление видом операции (арифметический, логический, циклический сдвиг и 2 направления сдвига)
		+	** величина сдвига (задание от 0 до 15 бит)
		+
		+	==== Задание 13. Компаратор ====
		+	* сравнить два 8-ми разрядных двоичных числа с учетом знака (числа кодируются в дополнительном коде), определив три выхода:
		+	** A > B
		+	** A < B
		+	** A = B
		+	** A = B с учетом дополнительного входа, задающего 8-разрядную маску. Установленные биты в маске задают биты, которые будут игнорироваться при сравнении A = B.
		+
		+	==== Задание 14. Сумматор в двоично-десятичном коде ====
		+	* Входы: два числа от 0 до 255.
		+
		+	==== Задание 15. АЛУ ====
		+	* Входы:
		+	* два числа от 0 до 255.
		+	* задание операции: сумма, разность, логическое И, ИЛИ, исключающее ИЛИ, сдвиг (логический, арифметический, циклически + 2 направления для каждого; число разрядов для сдвига задаётся вторым вторым аргументом), установка бита (разряд задается вторым числом), сброс бита (разряд задается вторым числом).
		+	* Выходы:
		+	** результат операции
		+	** перенос
		+	** флаг Zero - выставляется когда результат операции равен 0.