Спец курс (Избранные главы VHDL)/Вспомним VHDL — различия между версиями
Материал из Wiki
Vidokq (обсуждение | вклад) (→Entity) |
Vidokq (обсуждение | вклад) (→Entity) |
||
| Строка 6: | Строка 6: | ||
entity example is | entity example is | ||
generic ( | generic ( | ||
| − | + | cnt : integer := 10); | |
port map ( | port map ( | ||
| − | inp in : std_logic; | + | inp in : std_logic; |
| − | outp out : std_logic); | + | outp out : std_logic); |
end entity; | end entity; | ||
</source> | </source> | ||
Версия 23:44, 17 сентября 2012
Содержание |
Языки описания аппаратуры
VHDL-основные конструкции
Entity
entity example is generic ( cnt : integer := 10); port map ( inp in : std_logic; outp out : std_logic); end entity;
