Спец курс (Избранные главы VHDL)/Вспомним VHDL — различия между версиями
Материал из Wiki
Vidokq (обсуждение | вклад) (→Entity) |
Vidokq (обсуждение | вклад) (→Architecture) |
||
| Строка 14: | Строка 14: | ||
===Architecture=== | ===Architecture=== | ||
| + | |||
===Process=== | ===Process=== | ||
===when else=== | ===when else=== | ||
Версия 23:45, 17 сентября 2012
Содержание |
Языки описания аппаратуры
VHDL-основные конструкции
Entity
entity example is generic ( cnt : integer := 10); port map ( inp in : std_logic; outp out : std_logic); end entity;
