Спец курс (Верификация цифровых схем) — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) (Новая страница: «{{ВЦС_TOC}} * Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog|Тема 1. Основы языка…») |
Krucios (обсуждение | вклад) |
||
| (не показаны 2 промежуточные версии 2 участников) | |||
| Строка 3: | Строка 3: | ||
* [[Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog|Тема 1. Основы языка SystemVerilog]] | * [[Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog|Тема 1. Основы языка SystemVerilog]] | ||
* [[Спец курс (Верификация цифровых схем)/Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода|Тема 2. Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода]] | * [[Спец курс (Верификация цифровых схем)/Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода|Тема 2. Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода]] | ||
| − | + | * [[Спец курс (Верификация цифровых схем)/Базовые понятия UVM|Тема 3. Базовые понятия UVM]] | |
| + | * [[Спец курс (Верификация цифровых схем)/Написание UVM окружения|Тема 4. Написание UVM окружения]] | ||
| + | * [[Спец курс (Верификация цифровых схем)/Написание тестовых последовательностей|Тема 5. Написание тестовых последовательностей]] | ||
| + | * [[Спец курс (Верификация цифровых схем)/Регистровая модель|Тема 6. Регистровая модель]] | ||
[[Категория:Лекции]] | [[Категория:Лекции]] | ||
Текущая версия на 13:35, 10 октября 2018
Лекции ВЦС
Лекции
Практические задания
Тесты
Табель успеваемости
Экзамен
Доп. материалы
