Спец курс (Избранные главы VHDL)/Вспомним VHDL — различия между версиями
Материал из Wiki
Vidokq (обсуждение | вклад) (→Architecture) |
Vidokq (обсуждение | вклад) (→Entity) |
||
| Строка 7: | Строка 7: | ||
generic ( | generic ( | ||
cnt : integer := 10); | cnt : integer := 10); | ||
| − | port | + | port ( |
inp in : std_logic; | inp in : std_logic; | ||
outp out : std_logic); | outp out : std_logic); | ||
Версия 23:46, 17 сентября 2012
Содержание |
Языки описания аппаратуры
VHDL-основные конструкции
Entity
entity example is generic ( cnt : integer := 10); port ( inp in : std_logic; outp out : std_logic); end entity;
