Спец курс (Избранные главы VHDL)/Вспомним VHDL — различия между версиями

Версия 23:49, 17 сентября 2012

Языки описания аппаратуры

VHDL-основные конструкции

Entity

entity example is
generic (
  cnt : integer := 10);
port ( 
  inp   in  : std_logic;
  outp  out : std_logic);
end entity;

Architecture

architecture beh of trig is
 
begin  -- beh
 
 
 
end beh;

Process

when else

Оператор непрерывного присваивания

if else; case; with

Работа с редактором EMACS

Первый запуск

Команды

Возможности

Работа с системой моделирования QuestaSim от Mentor Graphics

Запуск QuestaSim

Создание библиотеки

Компиляция кода

Запуск моделирования

Добавление сигналов

Запуск исполнения и просмотр результата