Спец курс (Избранные главы VHDL)/Вспомним VHDL — различия между версиями

Версия 12:31, 18 сентября 2012

Slide Show

Заголовок

Введение в системы идентификации...

Автор

Зайцев В.С.

Нижний колонтитул

Спец курс (Избранные главы VHDL)/Вспомним VHDL

Дополнительный нижний колонтитул

Зайцев В.С., 00:27, 29 сентября 2015

Слайд:Языки описания аппаратуры

• С начала 70-х годов стала актуальна проблема создания стандартного средства документации схем и алгоритмов дискретных систем переработки информации, пригодных как для восприятия человеком, так и для обработки в ЭВМ.

• Этим средством явились языки VHDL и Verilog
• Стандартность (лучше плохой, чем никакого)
• Многоаспектность и многоуровневость
  • Схемы
  • Тестовые окружения
  • Диапазон детализации
• Человеко-машинность
  • Язык описания
  • Средство документирования
• Было много предшественников
  • «МОДИС », «Автокод», «Модис-В78», «MPL», «OCC-2», «Форос», «Алгоритмы», «Пульс», «Симпатия»
  • CDL, DDL, ISPS, CONLAN, HILO

VHDL-основные конструкции

Entity

library ieee;
use ieee.std_logic_1164.all;
 
entity xc is
 
  port (
    clk : in  std_logic;
    d   : out std_logic);
 
end xc;

Слайд: Entity

Architecture

architecture beh of trig is
begin  -- beh
end beh;

Слайд:Architecture

Process

  trig_process: process (clk, rst)
  begin  -- process trig_process
    if rst = '0' then                   -- asynchronous reset (active low)
      data_out <= '0';
    elsif clk'event and clk = '1' then  -- rising clock edge
      data_out <= data_in;
    end if;
  end process trig_process;

Слайд: Process

When Else

t1 <= not t1 when clk'event and clk = '1' else
      t1;

Слайд:When Else

Слайд:Работа с редактором EMACS

Первый запуск

Команды

Возможности

Работа с системой моделирования QuestaSim от Mentor Graphics

Запуск QuestaSim

Создание библиотеки

Компиляция кода

Запуск моделирования

Добавление сигналов

Запуск исполнения и просмотр результата