Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog — различия между версиями

Текущая версия на 18:18, 6 июля 2021

Лекции ВЦС

Лекции

Практические задания

Тесты

Табель успеваемости

Экзамен

Доп. материалы

Версия 14:55, 23 ноября 2016 (просмотреть исходный код) ANA (обсуждение \| вклад) м ← Предыдущая правка		Текущая версия на 18:18, 6 июля 2021 (просмотреть исходный код) ANA (обсуждение \| вклад) м
Строка 3:		Строка 3:
	{{SideBar40\|Прямая ссылка на [https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub лекцию 1 - Основы языка SystemVerilog]}}		{{SideBar40\|Прямая ссылка на [https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub лекцию 1 - Основы языка SystemVerilog]}}

−	<html><iframe width='~~800~~' height='600' frameborder='0' src='https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub?output=html&widget=true'></iframe></html>	+	<html><iframe width='1200' height='600' frameborder='0' src='https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub?output=html&widget=true'></iframe></html>