Вариант 1521446676.
Внутренние сигналы системы определяются в декларации entity?
Какой оператор соответствует логическому сдвигу вправо?
signal ARG: std_logic_vector(5 downto 0) := "101001"; . . . A <= A ??? 2;
Порядок нумерации битов в векторе типа bit_vector всегда одинаков?
Одна декларация architecture может соответствовать нескольким декларациям entity?
Какой оператор соответствует логической функции «Исключающее ИЛИ»?
Какой оператор соответствует логическому сдвигу влево?
Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?
Декларация entity определяет только имя проектируемой цифровой системы и спецификацию ее портов ввода/вывода?
