Вариант 3713090841.
Какой оператор соответствует логическому сдвигу вправо?
Шина и вектор два обозначения одного и того же понятия (концепции) в VHDL?
signal ARG: std_logic_vector(5 downto 0) := "101001"; . . . A <= A ??? 2;
Одна декларация architecture может соответствовать нескольким декларациям entity?
Описание всей проектируемой цифровой системы может быть не иерархическим?
Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?
Выходные сигналы системы могут определяться в разделе деклараций архитектурного тела?
Прежде чем использовать пакет STANDARD, декларация entity должна быть обязательно предопределена операторами library, use?
Какой оператор соответствует арифметическому сдвигу вправо?
