«…Труд избавляет человека от трех великих зол: скуки, порока, нужды…»

Вопросы по САПР ModelSim — вопросы

Перейти к: навигация, поиск
12345678910
Данный тест позволит вам проверить знания в области САПР ModelSim

Вариант 1864953588.


Ваше имя: 


Вопрос 1

19. Можно ли запустить моделирование в QuestaADMS(Analog -Digital Modeling System) модуля на Spice и VHDL вместе?

  1.  Можно;
  2.  Нет;
  3.  Нет верного ответа.
  4.  Если скомпилировать с параметром -ms;

Вопрос 2

15. Можно ли запустить моделирование в ModelSim модуля на C# и SystemVerilog вместе?

  1.  Нет верного ответа.
  2.  Если скомпилировать с параметром -ms;
  3.  Нет;
  4.  Можно;

Вопрос 3

13. Можно ли запустить моделирование в ModelSim модуля на VHDL и Verilog вместе?

  1.  Нет верного ответа.
  2.  Если скомпилировать с параметром -ms;
  3.  Можно;
  4.  Нет;

Вопрос 4

2. Какой язык описания не поддерживается QuestaSim?

  1.  Verilog;
  2.  Pascal;
  3.  VHDL;
  4.  C++;
  5.  SystemC.

Вопрос 5

10. Какая команда используется для создания псевдонима библиотеки в ModelSim?

  1.  add wave;
  2.  sccom;
  3.  vsim;
  4.  Нет верного ответа.
  5.  vcom;
  6.  vmap;
  7.  vlib;
  8.  vrun;

Вопрос 6

5. Какая команда выполняет компиляцию VHDL кода в ModelSim?

  1.  add wave;
  2.  run;
  3.  vrun;
  4.  vlog;
  5.  vmap;
  6.  vsim;
  7.  vcom;
  8.  Нет верного ответа.

Вопрос 7

11. Какая команда используется для запуска tcl скрипта в ModelSim?

  1.  vsim;
  2.  Нет верного ответа.
  3.  vcom;
  4.  sccom;
  5.  add wave;
  6.  vlib;
  7.  vrun;
  8.  vmap;

Вопрос 8

16. Можно ли запустить моделирование в ModelSim модуля на Spice и Verilog вместе?

  1.  Нет;
  2.  Можно;
  3.  Нет верного ответа.
  4.  Если скомпилировать с параметром -ms;

Вопрос 9

6. Какая команда выполняет компиляцию SystemC кода в ModelSim?

  1.  Нет верного ответа.
  2.  add wave;
  3.  vmap;
  4.  vrun;
  5.  vlog;
  6.  vsim;
  7.  vcom;
  8.  run;

Вопрос 10

18. Можно ли запустить моделирование в QuestaADMS(Analog -Digital Modeling System) модуля на Spice и Verilog вместе?

  1.  Нет верного ответа.
  2.  Можно;
  3.  Если скомпилировать с параметром -ms;
  4.  Нет;