«…лишь недалекие люди боятся конкуренции, а люди подлинного творчества ценят общение с каждым талантом…» А. Бек, Талант.

Вопросы с олимпиады по микроэлектронике — вопросы

Перейти к: навигация, поиск
12345678910
11121314151617181920
Данный тест позволит вам проверить знания в различных областях микроэлектроники

Вариант 200531387.

Ваше имя: 

Вопрос 1

1. Укажите необходимую конструкцию (вместо троеточия) STD_LOGIC_VECTOR (7 … 0):

  1.  WHEN;
  2.  DOWNTO;
  3.  TIME;
  4.  TO;
  5.  PACKAGE.

Вопрос 2

7. Может вернуть различное значение при каждом новом обращении: (!?)

  1.  Алиас (ALIAS);
  2.  Функция типа PURE, (IMPURE один раз точно возвращает значение)
  3.  Функция типа PURE.
  4.  Функция типа IMPURE;
  5.  Оператор WAIT;

Вопрос 3

40. Какое из устройств будет результатом синтеза, представленной ниже части кода: 
...
process (C, ALOAD,D)
begin
if (ALOAD='1') then
tmp <= D;
elsif rising_edge(C) then
tmp <= tmp(6 downto 0) & '0';
SO <= tmp(7);
end if;
end;
end Behavioral;
...
  1.  Делитель частоты с загружаемым коэффициентом деления.
  2.  Параллельно-последовательный регистр;
  3.  Регистр последовательного приближения;
  4.  Последовательно-параллельный регистр;
  5.  Параллельный регистр;

Вопрос 4

4. Сигналы (SIGNAL) могут быть объявлены:

  1.  В вариантах A, B, D, E
  2.  (E) В подпрограммах.
  3.  (C) В декларативной части файла-проекта на VHDL (секция ENTITY):
  4.  (B) В декларативной части архитектурного тела (ARCHITECTURE);
  5.  (A) В декларативной части процесса (PROCESS);
  6.  (D) В пакетах (PACKAGE);
  7.  В вариантах B, E

Вопрос 5

33. Последовательностные операторы могут использоваться:

  1.  В теле оператора PROCESS.
  2.  В теле оператора условной генерации компонентов (IF … GENERATE);
  3.  В функциях и операторах PROCESS
  4.  В архитектурном теле (ARCHITECTURE);
  5.  В функциях;

Вопрос 6

10. Укажите синтаксическую конструкцию (вместо троеточия), где необходимо указать ключевое слово WHEN:

  1.  word := (... => '0');
  2.  comp <= ‘1’ ... a = b ELSE ‘0’;
  3.  FOR i in array’range ... a = b.
  4.  STD_LOGIC_... (31 DOWNTO 0);

Вопрос 7

31. Компоненты (COMPONENT) могут быть объявлены:

  1.  В подпрограмме;
  2.  В декларативной части архитектурного тела (ARCHITECTURE);
  3.  В пакете (PACKAGE);
  4.  Только в процедуре (PROCEDURE).
  5.  В декларативной части процесса (PROCESS);

Вопрос 8

30. Какой тип (модель) задержки (delay model) представляет задержку распространения сигнала по цепям связи в проекте на VHDL:

  1.  Сигнальная;
  2.  Временная;
  3.  Инерционная;
  4.  Транспортная;
  5.  Инерционная и транспортная.

Вопрос 9

27. Какие утверждения верны:

  1.  Процедуры в VHDL никогда не содержат оператор RETURN;
  2.  Пакеты включают библиотеки.
  3.  Сигналы бывают двух типов – внешние и внутренние;
  4.  Ключевое слово DEFAULT в подпрограмме используется в случае, когда при их вызове
  5.  В одном VHDL-файле проекта не может быть множество архитектурных тел.

Вопрос 10

15. Укажите, какой из типов данных относится к физическому типу:

  1.  TIME, PHYSICAL
  2.  INTEGER
  3.  TIME
  4.  BIT
  5.  PHYSICAL

Вопрос 11

28. Параллельный оператор присваивания значению сигналу имеет следующий вид:

  1.   :=
  2.  ==
  3.  В предложенном списке отсутствует.
  4.  <=
  5.  =

Вопрос 12

22. Ключевое слово OPEN при связывании портов (PORT MAP): ?!

  1.  Позволяет определить компоненты, которые должны использовать именованное связывание;
  2.  Определяет «сквозное» соединение портов, находящихся на различных уровнях иерархии компонентов;
  3.  Определяет какое количество входных портов соответствующих компонентов оставить неподключенным;
  4.  Позволяет не производить связывание портов компонентов, находящихся на разных уровнях иерархии;

Вопрос 13

39. Укажите, какой из представленных ниже операторов проверки условия (на равенство некоторому константному значению) допустим в теле процесса isEqual: 
signal Sig : bit_vector(7 downto 0);
...
isEqual: process (Sig) is
... -– оператор проверки условия
end process isEqual;
  1.  if Sig = "00000000" then …;
  2.  if Sig = (others => '0') then …;
  3.  if Sig /= not (others => '0')then …;
  4.  if Sig = (Sig'range => '0') then …;

Вопрос 14

13. Оператор присваивания значения переменной относится к классу последовательностных операторов:

  1.  Да;
  2.  Все зависит от контекста;
  3.  Нет;
  4.  Данный тип операторов в VHDL отсутствует.

Вопрос 15

9. Укажите тип данных, который не является «синтезируемым» в VHDL:

  1.  (B) BIT;
  2.  Ответы А, С, В
  3.  (A) BOOLEAN;
  4.  Ответы C, D
  5.  (C) FLOAT;
  6.  (E) INTEGER;
  7.  (D) REAL;

Вопрос 16

38. Укажите, какие из представленных ниже стилей описания проектов существуют в языке VHDL:

  1.  Объектно-ориентированный;
  2.  Потоковый;
  3.  Поведенческий;
  4.  Сигнальный.
  5.  Графовый;

Вопрос 17

26. Функция разрешения:

  1.  Определяет состояние системы, когда происходит блокировка выполнения процессов;
  2.  Разрешает выполнение функции при заданном условии.
  3.  Используется при работе с процедурой расчета времени моделирования.
  4.  Используется для определения значения сигнала, имеющего несколько источников (драйверов);

Вопрос 18

2. В VHDL при объявлении (задании) структуры данных типа массив его размер должен обязательно быть заранее определен.

  1.  Да;
  2.  Да, если объявлен в декларативной части процесса.
  3.  Да, если объявление осуществляется в пакете;
  4.  Нет;

Вопрос 19

19. Атрибут RANGE относится к объектам типа:

  1.  Массив
  2.  Любой скалярный тип
  3.  Константа (CONSTANT)
  4.  Сигнал (SIGNAL)

Вопрос 20

11. Какой будет результат после выполнения следующего кода, при a = 5, b = 4 (a, b – входные порты типа INTEGER соответственно): 
go : PROCESS (a, b)
SIGNAL y: BIT;
BEGIN
  IF (a /= b) THEN
    y <= a;
  ELSE
    y <= b;
  END IF;
END PROCESS;
  1.  Компилятор/синтезатор выдаст ошибку компиляции.
  2.  Система моделирования выдаст ошибку моделирования;
  3.  y будет присвоено значение 4;
  4.  y будет присвоено значение 5;
Источник — «http://www.simhard.com/wiki/index.php/Служебная:MediawikiQuizzer»