Спец курс (Избранные главы VHDL)/Вспомним VHDL
Материал из Wiki
Содержание |
Языки описания аппаратуры
VHDL-основные конструкции
Entity
entity example is generic ( cnt : integer := 10); port ( inp in : std_logic; outp out : std_logic); end entity;