«Случай — это псевдоним Бога, когда Он не хочет подписываться своим собственным именем.» А. Франс

Полезные ссылки

Материал из Wiki
Перейти к: навигация, поиск

Содержание

САПР

Описание языка VHDL

Сайты по VHDL

Сайты по SystemVerilog

  • asic-world.com – портал по SystemVerilog (также есть материалы по Verilog, VHDL)
  • TestBench.in – портал по SystemVerilog, UVM, VMM, OVM.
  • awesome-functional-verification – подборка материалов по функциональной верификации

UVM

  • UVM_1.1c_docs – документация по UVM 1.1c
  • UVM_1.2_docs – документация по UVM 1.2
  • cluelogic.com – простым языком на примере конфет объясняется UVM.