Проектирование цифровых систем на языках описания аппаратуры — различия между версиями
Материал из Wiki
Yura (обсуждение | вклад) |
Yura (обсуждение | вклад) |
||
| Строка 1: | Строка 1: | ||
{{ПЦСЯОА TOC}} | {{ПЦСЯОА TOC}} | ||
__NOTOC__ | __NOTOC__ | ||
| − | |||
<h1> Цели и задачи курса </h1> | <h1> Цели и задачи курса </h1> | ||
Изучение методов алгоритмического, функционального и структурного описа-ния цифровых систем на формальных языках проектирования, а также методов и компьютерных средств моделирования, верификации и схемной реализации проектов цифровых систем и устройств. | Изучение методов алгоритмического, функционального и структурного описа-ния цифровых систем на формальных языках проектирования, а также методов и компьютерных средств моделирования, верификации и схемной реализации проектов цифровых систем и устройств. | ||
| Строка 26: | Строка 25: | ||
<h1>Где и для чего используются языки описания аппаратуры </h1> | <h1>Где и для чего используются языки описания аппаратуры </h1> | ||
| − | + | <div style="width: 35%; float: left; margin: 0 0 5px 5px;"> | |
| + | [[Файл:Add1 .png|1200x900px|безрамки|Условное графическое представление одноразрядного сумматора]] | ||
| + | <br> | ||
| + | [[Файл:Add1.png|1200x900px|безрамки|Одноразрядный сумматор]] | ||
| + | </div> | ||
| + | <div style="width: 50%;float: right; margin: 0 0 5px 5px;"> | ||
| + | entity add1 is | ||
| + | port (b1,b2 : in BIT; | ||
| + | c1,s1 : out BIT); | ||
| + | end add1; | ||
| + | |||
| + | architecture struct_1 of add1 is | ||
| + | begin | ||
| + | s1<= ((b1 and (not b2)) or ((not b1) and b2)); | ||
| + | c1<= b1 and b2; | ||
| + | end struct_1; | ||
| + | </div> | ||
| + | <br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br><br> | ||
| + | <div style="width: 100%;"> | ||
=== Обратная связь === | === Обратная связь === | ||
* (a) yurafreedom18@gmail.com | * (a) yurafreedom18@gmail.com | ||
| Строка 55: | Строка 72: | ||
} | } | ||
</graphviz> | </graphviz> | ||
| − | + | </div> | |
[[Категория:Лекции]] | [[Категория:Лекции]] | ||
Версия 20:51, 29 августа 2020
Лекции ПЦСЯОА
Лекции
Практические
Доп. материалы
Цели и задачи курса
Изучение методов алгоритмического, функционального и структурного описа-ния цифровых систем на формальных языках проектирования, а также методов и компьютерных средств моделирования, верификации и схемной реализации проектов цифровых систем и устройств.
Маршрут проектирования ЦС
- логическое проектирование - этап описания логических схем (не учитывается технология, физические,электрические и другие характеристики). Результатом является логическая схема на уровне регистровых передач (RTL).
- верификация - этап проверки соответствия описания логических схем спецификации
- физическое проектирование - этап построения топологии цифровой схемы (размещение логических элементов и проводников на поверхности кристалла) для конкретного технологического процесса с учётом всех производственных норм и характеристик Результатом является файл топологии интегральной схемы GDS II, который отправляется на фабрику.
Где и для чего используются языки описания аппаратуры
entity add1 is
port (b1,b2 : in BIT;
c1,s1 : out BIT);
end add1;
architecture struct_1 of add1 is
begin
s1<= ((b1 and (not b2)) or ((not b1) and b2));
c1<= b1 and b2;
end struct_1;
Обратная связь
- (a) yurafreedom18@gmail.com
Маршрут проектирования ЦС

