OVM/DUT — различия между версиями
Материал из Wiki
< OVM
Vidokq (обсуждение | вклад) (→Описание интерфейса) |
Vidokq (обсуждение | вклад) |
||
| (не показана 1 промежуточная версия 1 участника) | |||
| Строка 1: | Строка 1: | ||
| + | {{OVM_TOC}} | ||
== Описание == | == Описание == | ||
* VHDL модель находится в репозитории http://simhard.com/svn/ovm/trunk/ | * VHDL модель находится в репозитории http://simhard.com/svn/ovm/trunk/ | ||
| Строка 14: | Строка 15: | ||
{| class="wikitable" | {| class="wikitable" | ||
|- | |- | ||
| − | ! Название сигнала !! | + | ! Название сигнала !! Разрядность, бит !! Направление !! Описание |
|- | |- | ||
| − | | d_in || in || Шина входных последовательных данных | + | | d_in || 1 || in || Шина входных последовательных данных |
|- | |- | ||
| − | | | + | | clk || 1 || in || Тактовый сигнал |
|- | |- | ||
| − | | | + | | d_out || 1 || out || Шина выходных последовательных данных |
|} | |} | ||
Текущая версия на 23:13, 7 апреля 2013
Описание
- VHDL модель находится в репозитории http://simhard.com/svn/ovm/trunk/
- в папке ./ovm/raduga7/rtl/vhdl/
| Структурный блок | Название | Имя файла |
|---|---|---|
| entity | raduga7 | raduga7_e.vhd |
| architecture | beh | raduga7_a.vhd |
Описание интерфейса
| Название сигнала | Разрядность, бит | Направление | Описание |
|---|---|---|---|
| d_in | 1 | in | Шина входных последовательных данных |
| clk | 1 | in | Тактовый сигнал |
| d_out | 1 | out | Шина выходных последовательных данных |
